

ハード・スイッチング損失の計算



Andrea Gorgerino、グローバル・フィールド・アプリケーション・エンジニアリング部門ディレクタ

この文書は、ハード・スイッチング・コンバータのスイッチング損失計算の簡単な実装を提供することを目的としています。これらの数式は業界ではよく知られていますが、パワー半導体のデータシートで通常提供されるデータを考慮して最適な実装を提供するために特別な注意が払われています。使った数式は一般的なもので、Si MOSFETだけでなくエンハンスメント・モードGaN FETにも適用できます。導通損失は、計算が非常に簡単なので、ここでは、遷移イベントに関連する損失のみをカバーします。

これらの数式の使用は、設計者が部品を選択するプロセスを支援し、アプリケーション条件で、さまざまなデバイスを比較することを目的としています。このため、Si MOSFETおよびGaN FETのデータシートで一般的に入手可能なデータを使うように計算を制限しています。

この単純化されたアプローチは、ほとんどの場合、システム効率の正確な予測には適していません。その目的には、より正確な混合モードのシミュレーション (Spice、熱有限要素解析など)、そして最終的には現実世界を使う必要があります。

1.0 前提条件

図1に示す一般的なハーフブリッジ構成の損失を計算するという目的で、プロセスを4ステップに分けます。

まず第1に、電流と電圧が同時に存在する場合のオーバーラップ損失は、図2と図3に示す単純化された遷移イベントから計算できます。

次に、出力容量の損失を考慮します:この容量の充電と放電によって、電流経路の抵抗で損失が発生します。

3番目に、MOSFETが使われる場合、逆回復損失を計算します (GaN FETにはこの損失がありません)。ここで、これらの電流に関連する抵抗損失も含まれます。

最後に、たとえ、損失のほとんどがゲート駆動回路のスイッチの外部で発生するとしても、ゲート駆動損失を考慮します。




図1:ハード・スイッチのハーフブリッジ




図2:オン時の簡略化した波形




図3:オフ時の簡略化した波形

図4に示すゲート電荷の用語を使います。




図4:ゲート電荷の用語

2.0 オーバーラップ損失

分析した回路 (図1) では、スイッチQ1でオーバーラップ損失が発生します。スイッチQ2にはオーバーラップ損失がありません。

2.1 オン時の損失

図2から、これらの損失は遷移時間に基づいて簡単に計算できます。

$$E_{ol,ON,Q1}(V, I, Tj) = \frac{1}{2} \cdot V_{bus} \cdot I_L \cdot (t_{cr,ON} + t_{vf,ON}) \tag{式 1}$$

2.1.1 電流の立ち上がり時間

電流の立ち上がり時間は、ゲート駆動電流 $I_{GC,ON}$ と、ゲート電圧をしきい値電圧からミラー・プラトーに到達させるために必要なゲート電荷 Q_{GS2} に基づいて計算できます (図4を参照)。特定のオン時の条件で計算できます：

$$t_{cr,ON} = \frac{Q_{GS2}(I, Tj)}{I_{GC,cr,ON}(I, Tj)} \tag{式 2}$$

ゲート電荷の計算は、データシート条件の $Q_{GS2,ds}$ から始まります：

$$Q_{GS2,ds} = Q_{GS,ds} - Q_{GS,th,ds} \tag{式 3}$$


ここで、 $Q_{GS,ds}$ と $Q_{GS,th,ds}$ はデータシートの表に示されているか、図のゲート電荷曲線から計算できます。これらは、特定の電流 $I_{D,specQg}$ および $25^{\circ}C$ において与えられます。

$V_{th}(Tj)$ と $V_{pl}(I, Tj)$ の両方が変化するため、特定の動作条件における $Q_{GS2}(I, Tj)$ は、以下の式を使って元の条件の値から線形にスケールすることができます：

$$Q_{GS2}(I, Tj) = Q_{GS2,ds} \cdot \frac{V_{pl}(I, Tj) - V_{th}(Tj)}{V_{pl}(I_{D,specQg}, 25^{\circ}C) - V_{th}(25^{\circ}C)} \tag{式 4}$$

$V_{th}(T_J)$ は、図5のような $V_{th}(T_J)$ 曲線から計算できます。一方、ミラー・プラトー $V_{pl}(I, T_J)$ は、図6のような伝達曲線を補間することで計算できます。

正規化したしきい値電圧対温度

図5: EPC2619の V_{th} 対 T_J

代表的な伝達特性




図6: EPC2619の伝達曲線

ゲート駆動電流は、この遷移中のゲートの平均電圧を使って以下のように計算できます：

$$I_{GC,cr,ON}(I, T_J) = \frac{V_{DR} - \left(\frac{V_{Pl}(I, T_J) + V_{th}(T_J)}{2} \right)}{R_{Gon}} \quad \text{式 5}$$

ここで、 V_{DR} はオン時のゲート駆動電圧、 R_{Gon} はオン時のゲート駆動ループ内の全ゲート抵抗で、通常は、ゲート・ドライバのプルアップ抵抗、外部のオン時のゲート抵抗、および内部のデバイスのゲート抵抗の合計です。

2.1.2 電圧の降下時間

電圧の降下時間は、ゲート電圧が $V_{Pl,Q1}(I, T_J)$ に固定されていると仮定して計算できます。次に、ゲート駆動電流はゲートとドレインの間の容量を充電する必要があります：

$$t_{vf,ON} = \frac{Q_{GD}(V)}{I_{GC,vf,ON}(I, T_J)} \quad \text{式 6}$$

パワー・デバイスの容量は非常に非線形なので、ここで電荷を使うことが重要です。電荷は、図7のような容量曲線 $C_{RSS}(v)$ を積分することで計算できます：

$$Q_{GD}(V_{bus}) = \int_0^{V_{bus}} C_{RSS}(v) \cdot dv = \sum_{k=1}^{k(V_{bus})} \frac{C_{RSS}(k) + C_{RSS}(k-1)}{2} \cdot (V_{DS}(k) - V_{DS}(k-1)) \quad \text{式 7}$$

図7の曲線はk点でデジタル化されています。




図7: EPC2619の容量曲線

ゲート駆動電流 $I_{GC,vf,ON}(I, T_J)$ は、次の簡単な式を使って計算できます:

$$I_{GC,vf,ON}(I, T_J) = \frac{V_{DR} - V_{PL,Q1}(I, T_J)}{R_{Gon}} \quad \text{式 8}$$

ここで、 $V_{PL,Q1}(I, T_J)$ および R_{Gon} は、2.1.1での前述の電流の立ち上がり時間の計算からのものです。

ここで、 V_{DR} はオン時のゲート駆動電圧、 R_{Gon} はオン時のゲート駆動ループ内の全ゲート抵抗で、通常は、ゲート・ドライバのプルアップ抵抗、外部のオン時のゲート抵抗、および内部のデバイスのゲート抵抗の合計です。

2.2 オフ時の損失

図3から、これらの損失は、次の式を介して遷移時間に基づいて計算することもできます:

$$E_{ol,OFF,Q1}(V, I, T_J) \approx \frac{1}{2} \cdot V \cdot I \cdot (t_{cf,OFF} + t_{vr,OFF}) \quad \text{式 9}$$

2.2.1 電流の降下時間

電流の降下時間は、セクション2.1.1の電流の立ち上がり時間と同様に計算できますが、オフ時の条件 (主にオフ時の電流) で計算します。

$$t_{cf,OFF} = \frac{Q_{GS2}(I, T_J)}{I_{GC,cf,OFF}(I, T_J)} \quad \text{式 10}$$

$Q_{GS2}(I, T_J)$ の計算は、セクション2.1.1で概説したときと同じ手順に従いますが、新しいオフ時の条件を使います。

次に、ゲート駆動電流 $I_{GC,cf,OFF}(I, T_J)$ は、この遷移中のゲートの平均電圧を次のように使って計算できます:

$$I_{GC,cf,OFF}(I, T_J) = \frac{(V_{PL,Q1}(I, T_J) + V_{th}(T_J)) / 2}{R_{Goff}} \quad \text{式 11}$$

0 Vでオフすると仮定します。これはGaN FETに推奨されています。 $V_{PL,Q1}(I, T_J)$ は、 $Q_{GS2}(I, T_J)$ の計算中に見つかったものと同じであり、 R_{Goff} はオフ期間中のゲート駆動ループ内の全ゲート抵抗であり、通常は、ゲート・ドライバのプルダウン抵抗、外部のオフ時のゲート抵抗 (オン時のゲート抵抗とは異なる場合があります)、および内部のデバイスのゲート抵抗の合計です。

2.2.2 電圧の立ち上がり時間

電圧の立ち上がり時間は、ゲート電圧が $V_{PL,Q1}(I, T_J)$ に固定されていると仮定して、2.1.2の電圧の降下時間と同様の方法で計算できます。次に、ゲート駆動電流は、ゲートとドレインの間の容量を充電しなければなりません：

$$t_{vr,OFF} = \frac{Q_{GD}(V)}{I_{GC,vr,OFF}(I, T_J)} \quad \text{式 12}$$

$Q_{GD}(V)$ の計算は、セクション1と同じですが、ゲート駆動電流 $I_{GC,vr,OFF}(I, T_J)$ は、次の簡単な式を使って計算できます：

$$I_{GC,vr,OFF}(I, T_J) = \frac{V_{PL,Q1}(I, T_J)}{R_{Goff}} \quad \text{式 13}$$

0Vでオフすると仮定します。これはGaN FETに推奨されています。 $V_{PL,Q1}(I, T_J)$ は、セクション2.2.1の $Q_{GS2}(I, T_J)$ の計算中に見つかったものと同じであり、 R_{Goff} は、オフ期間中のゲート駆動ループ内の全ゲート抵抗であり、通常は、ゲート・ドライバのプルダウン抵抗、外部のオフ時のゲート抵抗（オン時のゲート抵抗とは異なる場合があります）、および内部のデバイスのゲート抵抗の合計です。

2.3 オーバーラップ損失の計算式の概要

$$\begin{aligned} E_{ol,ON,Q1}(V, I, T_J) &= \frac{1}{2} \cdot V \cdot I \cdot (t_{cr,ON} + t_{vf,ON}) \\ &= \frac{1}{2} \cdot V \cdot I \cdot \left(\frac{Q_{GS2}(I, T_J)}{I_{GC,ON}(I, T_J)} + \frac{Q_{GD}(V)}{I_{GC,ON}(I, T_J)} \right) \\ &= \frac{1}{2} \cdot V \cdot I \cdot \left(\frac{Q_{GS2}(I, T_J)}{V_{DR} - \left(\frac{V_{PL}(I, T_J) + V_{th}(T_J)}{2} \right)} + \frac{Q_{GD}(V)}{V_{DR} - \frac{V_{PL,Q1}(I, T_J)}{R_{Gon}}} \right) \\ E_{ol,OFF,Q1}(V, I, T_J) &= \frac{1}{2} \cdot V \cdot I \cdot (t_{cf,OFF} + t_{vr,OFF}) \\ &= \frac{1}{2} \cdot V \cdot I \cdot \left(\frac{Q_{GS2}(I, T_J)}{I_{GC,OFF}(I, T_J)} + \frac{Q_{GD}(V)}{I_{GC,OFF}(I, T_J)} \right) \\ &= \frac{1}{2} \cdot V \cdot I \cdot \left(\frac{Q_{GS2}(I, T_J)}{\left(\frac{V_{PL,Q1}(I, T_J) + V_{th}(T_J)}{2} \right)} + \frac{Q_{GD}(V)}{\frac{V_{PL,Q1}(I, T_J)}{R_{Goff}}} \right) \end{aligned} \quad \text{式 14}$$

3.0 出力容量の損失

対処すべき最初の問題は、Si MOSFETとGaN FETの両方の出力容量の非線形性です。これは、固定の容量に対する単純な式 $E=1/2 \cdot C \cdot V^2$ を使えないことを意味します。損失計算の最良のアプローチは、図7の容量曲線を積分することです：

$$E_{OSS}(V) = \int_0^{V_{bus}} C_{OSS}(v) \cdot v \cdot dv = \sum_{k=1}^{k(V_{bus})} \frac{C_{OSS}(k) + C_{OSS}(k-1)}{2} \cdot (V_{DS}(k) - V_{DS}(k-1)) \cdot V_{DS}(k) \quad \text{式 15}$$

容量はエネルギーを蓄積できるため、エネルギー蓄積とエネルギー放散を区別するには詳細な分析が必要です。次の分析は、図1のハーフブリッジ・コンバータに関するものです。

まず、スイッチ・ノードの降下遷移（ハイサイドがオフ）中に、 $C_{OSS,Q1}$ は、コイルの電流 ($E_{OSS,Q1}$) によって充電され、同時に $C_{OSS,Q2}$ のエネルギー ($E_{OSS,Q2}$) が放電されて負荷に回収されます。

第2に、スイッチ・ノードの立ち上がり遷移（ハイサイドがオン）では、 $C_{OSS,Q1}$ ($E_{OSS,Q1}$) に蓄えられたエネルギーがQ1のチャネルで放散されます。さらに、 $C_{OSS,Q2}$ は、 V_{bus} から充電されます（後で回収されるエネルギー）。この状況では、バスは、全エネルギー $V_{bus} \cdot Q_{OSS,Q2}$ (Q2に蓄積されたエネルギーと充電経路の抵抗で消費されるエネルギーを含む) を提供します。

$$E_{bus} = \int_0^{V_{bus}} i(t) \cdot dt = \int_0^{V_{bus}} \frac{dq_{Q2}(t)}{dt} \cdot dt = V_{bus} \cdot Q_{OSS,Q2} \quad \text{式 16}$$

全体として：

$$E_{OSS} = V_{bus} \cdot Q_{OSS,Q2} + E_{OSS,Q1} - E_{OSS,Q2} \quad \text{式 17}$$

対称ハーフブリッジの場合、これは次式のように単純化できます。

$$E_{OSS} = V_{bus} \cdot Q_{OSS,Q2} \quad \text{式 18}$$

これは、ハイサイドQ1のオーバーラップ損失に追加されます。

4.0 逆回復損失

逆回復損失 Q_{RR} は、モデル化と計算が困難です。Si MOSFETの損失に大きく寄与する可能性があります。GaN FETでは発生しません。

Si MOSFETの場合、実際のアプリケーション条件に必ずしも関連しているわけではなく、しばしば、単一条件で Q_{RR} を指定するデータシートのパラメータに依存する必要があります。

逆回復は、スイッチ・ノードの正の電圧遷移中に発生し、 Q_{RR} が V_{bus} からQ2に供給されます。

全体的な損失は次式のように計算できます：

$$E_{RR,total} = V_{bus} \cdot Q_{RR} \quad \text{式 19}$$

5.0 ゲート駆動の損失

ゲート電荷に関連する電力損失は次のように計算できます：

$$E_G = Q_G \cdot V_{DR} \quad \text{式 20}$$

ここで、 Q_G は図4で定義されているようにデータシートに示されています。これらの損失は、ゲート・ドライバのプルアップ/プルダウン抵抗、オン/オフ時のゲート抵抗、およびデバイスの内部抵抗のゲート・ループの3つの抵抗で消費されます。したがって、ほとんどの場合、これらの損失はデバイスの外部で発生します。